Sojusz Fallen

Ricko

PAMIĘCI

RODZAJE PAMIĘCI
Pamięć tylko do odczytu
ROM (Read Only Memory) – pamięć tylko do odczytu
PROM (Programmable ROM) – pamięć programowalna
EPROM (Erasable Programmable ROM) – pamięć kasowalna i programowalna
EEPROM (Electrically Erasable Programmable ROM) – pamięć elektrycznie kasowalna i programowalna
Pamięć do zapisu i odczytu (RAM, Random Access Memory)
DRAM (Dynamic Random Access Memory) – pamięć dynamiczna o bezpośrednim dostępie
SRAM (Static Random Access Memory) – statyczna pamięć o bezpośrednim dostępie

BIOS
Pamięć Flash (Flash memory), pamięć błyskowa
- rodzaj pamięci EEPROM (np. BIOS komputera)
- zawartośd pamięci utrzymywana dzięki niezależnemu źródłu zasilania o niewielkim poborze prądu
- szybsza od zwykłej pamięci EEPROM
- zawartość pamięci można stosunkowo prosto modyfikować (np. aktualizacja BIOSu)

BIOS – Basic Input Output System
- Czynności realizowane przez BIOS:
sprawdzenie bieżących ustawieo w pamięci CMOS
zainicjowanie rejestrów i mechanizmów zarządzania poborem energii
wykonanie testu POST (Power On Self Test)
wyświetlenie informacji o ustawieniach konfiguracyjnych
rozpoznanie, z którego urządzenia będzie ładowany system operacyjny
załadowanie systemu operacyjnego

Najważniejsi producenci BIOS
American Megatrends (AMI)
Phoenix Technologies (Phoenix BIOS)
Award

Pamięć CMOS (Complementary Metal Oxide Semiconductor) – układ pamięci RAM, w której zapisane są informacje dotyczące szczegółów konfiguracyjnych komputera; zawartość pamięci CMOS może być modyfikowana.

DRAM
DRAM - struktura i identyfikacja
- komórki pamięci
- macierz komórek pamięci (każda komórka pamięci należy do określonego wiersza i kolumny (adres komórki)
- macierze grupowane są w banki
- każda komórka pamięci ma unikatowy adres
- dwie linie adresowe definiują adres komórki (linia wiersza - Row Line i linia kolumny - Column Line)

DRAM - terminologia
Pamięć asynchroniczna – praca pamięci nie jest zsynchronizowana z częstotliwością zegara systemowego (< 66 MHz)
Pamięć synchroniczna – praca pamięci jest zsynchronizowana z częstotliwością zegara systemowego (> 66 MHz) – lepsza kontrola zależności czasowych rządzących pracą pamięci
Dostęp do pamięci (memory access) – odczyt (zapis) porcji danych z (do) pamięci

Organizacja dostępu do pamięci
- kontroler pamięci generuje sygnały, które definiują, do którego miejsca pamięci ma nastąpid dostęp
- kontroler pamięci umieszcza dane na magistrali danych, tak by mogły byd przesłane do procesora albo do urządzenia, które ich zażądało
Kontroler pamięci – układ elektroniczny generujący sygnały służące do kontroli operacji odczytu i zapisu pamięci oraz łączący pamięd z innymi głównymi częściami systemu komputerowego; zazwyczaj jest wbudowany w chipset.

Czas dostępu do pamięci- czas, jaki upływa od wysłania żądania odczytu porcji danych z pamięci do pojawienia się żądanej porcji danych
Prędkość pamięci
- pamięć asynchroniczna (FPM, EDO)
minimalny całkowity czas dostępu do pamięci (ok. 50 – 100 ns)
- pamięć synchroniczna (SDRAM, DDR SDRAM)
maksymalna prędkość z jaką dane dostarczane są z pamięci do magistrali danych w tzw. trybie burst
typowe czasy: < 10 ns

Odświeżanie - okresowy odczyt zawartości komórek i ponowny zapis tej samej wartości

Schemat zapisu zależności czasowych dla RAM (Timing)
CL, RCD, RP, RAS
CL (CAS Latency) - liczba cykli zegara magistrali, jakie upływają od wydania przez procesor polecenia aktywacji wybierania kolumny do momentu przekazania danych do bufora w kontrolerze pamięci
RCD (RAS to CAS Delay) - przerwa czasowa między podaniem adresu wiersza i kolumny
RP (RAS Precharge) - czas trwania sygnału odświeżania pamięci
RAS (Row Address Strobe) - liczba cykli wymaganych do wykonania komendy aktywacji jednego z banków pamięci (zanim załadowanie adresu wiersza może zostad wykonane)
Przegląd pamięci DRAM
FPM DRAM (Fast Page Mode DRAM) – pamięć asynchroniczna
EDO DRAM (Extended Data-Out DRAM) - pamięć asynchroniczna
SDRAM (Synchronous DRAM) - dostęp do pamięci zsynchronizowany z zegarem systemowym, praca w trybie burst
DDR SDRAM (Double Data Rate SDRAM) - podwojony w stosunku do pamięci SDRAM strumieo danych, transfer inicjowany jest przez obydwa zbocza sygnału zegarowego
DDR2 SDRAM - wyższa efektywna częstotliwośd taktowania oraz niższy pobór prądu w stosunku do DDR SDRAM, wykorzystuje wznoszące i opadające zbocze sygnału zegarowego
DDR3 SDRAM - wyższa efektywna częstotliwośd taktowania oraz niższy pobór prądu w stosunku do DDR2 SDRAM

Moduły DRAM – rozwiązania technologiczne
SIMM (Single In-Line Memory Module)
Moduły SIMM można podzielid na:
-starsze 30-pinowe (8 lub 9 bitowe): 256KB, 1MB, 4MB, 16MB
-nowsze 72-pinowe (32 lub 36 bitowe): 1 MB, 2 MB, 4 MB, 8 MB, 16 MB, 32 MB, 64 MB, 128 MB
DIMM (Dual In-Line Memory Module)
Najpopularniejsze typy DIMM to:
-72-pinowe, stosowane w SO-DIMM (32 bitowe)
-144-pinowe, stosowane w SO-DIMM (64 bitowe)
-168-pinowe, stosowane w SDR SDRAM
-184-pinowe, stosowane w DDR SDRAM
-240-pinowe, stosowane w DDR2 SDRAM
-240-pinowe, stosowane w DDR3 SDRAM

ORGANIZACJA PAMIĘCI W PC
Czytanie bieżącej wartości bitu zapisanego w danej komórce DRAM
- komputer (procesor) dostarcza adres komórki pamięci (adres wiersza + adres kolumny)
- kontroler pamięci rozdziela adres komórki na adres wiersza i adres kolumny
- kontroler pamięci przesyła adres wiersza i adres kolumny do układu pamięci (np. DRAM)
- dekoder wierszy uaktywnia linię słowa (Row Line)
następuje „odczytanie” zawartości komórek pamięci z całego wiersza
pojawiają się napięcia na odpowiednich liniach bitowych
- dekoder kolumn uaktywnia linię kolumny (Column Line)
-następuje fizyczne połączenie linii bitowej idącej od danej komórki do bufora danych
-pojawia się sygnał napięciowy na wyjściu (odpowiadający zawartości bitowej komórki)
-nastąpiło odczytanie zawartości komórki pamięci o zadanym adresie